PAT-NO:

JP407329337A

DOCUMENT-IDENTIFIER: JP 07329337 A

TITLE:

DRIVING CIRCUIT FOR THERMAL HEAD

PUBN-DATE:

December 19, 1995

INVENTOR-INFORMATION:

NAME

COUNTRY

OGATA, HIDEICHIRO YOSHIDA, KAZUYOSHI INOUE, HIROYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OKI ELECTRIC IND CO LTD N/A

APPL-NO: JP06130703

APPL-DATE: June 13, 1994

INT-CL (IPC): B41J002/36

ABSTRACT:

PURPOSE: To reduce the capacity of a power source by preventing the decrease of an image quality level due to influence of an adjacent heat generator.

CONSTITUTION: The driving circuit for a thermal head comprises means for generating a data signal having odd bits of one line, means for generating a data signal having even bits of one line, means for generating '0' data, a shift register 21 for the odd bits, and a shift register 22 for the even bits. The '0' data is output to the register 22 for the odd bits at the timing of outputting the signal having the odd bits to the register 21 for the odd bid The '0' data is output to the register 21 for the odd bits at the timing of outputting the signal having the even bits to the register 22 for the even bits.

COPYRIGHT: (C) 1995, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-329337

(43)公開日 平成7年(1995)12月19日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

B41J 2/36

B41J 3/20

115 C

審査請求 未請求 請求項の数4 OL (全 11 頁)


(21)出願番号	特顧平6-130703	(71)出願人 000000295
(22) 出顧日	平成6年(1994)6月13日	沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号 (72)発明者 尾形 秀一郎
		東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内
		(72)発明者 吉田 一義
		東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内
		(72)発明者 井上 弘之
		東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
		(74)代理人 弁理士 川合 誠 (外1名)

(54) 【発明の名称】 サーマルヘッドの駆動回路

(57)【要約】

【目的】隣接する発熱体の影響を受けて画像品位が低下するのを防止し、電源の容量を小さくする。

【構成】1ラインの奇数ビットから成るデータ信号を発生させる手段と、1ラインの偶数ビットから成るデータ信号を発生させる手段と、"0"データを発生させる手段と、奇数ビット用シフトレジスタ21と、偶数ビット用シフトレジスタ22とを有する。そして、前記奇数ビット用シフトレジスタ21に対して奇数ビットから成るデータ信号を出力するタイミングにおいて、偶数ビットカら成るデータ信号を出力する。また、前記偶数ビット用シフトレジスタ22に対して"0"データを出力するタイミングにおいて、奇数ビット用シフトレジスタ21に対して"0"データを出力する。



5/21/2007, EAST Version: 2.1.0.14

【特許請求の範囲】

【請求項2】 (a) 1ラインのデータ信号のうち偶数 ビットを"0"によってマスクして奇数ビット用データ 信号を発生させる第1ラインデータ作成手段と、(b) 1ラインのデータ信号のうち奇数ビットを"0"によってマスクして偶数ビット用データ信号を発生させる第2ラインデータ作成手段と、(c) 奇数ビット用データ信号を格納する第1のラインバッファと、(d) 偶数ビット用データ信号を格納する第2のラインバッファと、(e) 前記第1のラインバッファに格納された奇数ビッ

(e) 前記第1のラインバッファに格納された奇数ビット用データ信号と第2のラインバッファに格納された偶数ビット用データ信号とをプリンタのエンジンに対して交互に出力する切換手段とを有することを特徴とするサーマルヘッドの駆動回路。

【請求項4】 (a)前記切換手段によって出力された 奇数ビット用データ信号及び偶数ビット用データ信号は 多値データであり、(b)階調表現を行うための比較値 を発生させる階調ラッチ回路と、(c)前記多値データ と比較値とを比較するデータ比較回路とを有する請求項 2に記載のサーマルヘッドの駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、サーマルヘッドの駆動 回路に関するものである。

[0002]

【従来の技術】従来、感熱プリンタ、熱転写プリンタ等のプリンタはサーマルヘッドを有しており、該サーマルヘッドの発熱体を選択的に作動させることによって印刷を行うことができるようになっている。図2は従来のサーマルヘッドの駆動回路を示すブロック図、図3は従来のサーマルヘッドの駆動回路の第1のタイムチャート、

図4は従来のサーマルヘッドの駆動回路の第2のタイムチャートである。

【0003】図において、11はシフトレジスタ、12はラッチ、13はナンドゲートG1~Gnから成るドライバ、d1~dnはドライバ13の各ナンドゲートG1~Gnに対応させて配設されたn個の発熱体である。また、DATAはデータ信号、CLKはクロック、LATCHはラッチ信号、STBはストローブ信号である。ところで、通常、サーマルヘッドは、感熱プリンタ、熱転写プリンタ等のプリンタの印字機構部に使用され、該印字機構部の制御回路部からサーマルヘッドに、n個のクロックCLKに同期させてn個のデータ信号DATAがシリアルに送られる。

【0004】そして、前記シフトレジスタ11は前記デ ータ信号DATAをパラレルデータに変換して出力す る。また、ラッチ12は前記シフトレジスタ11からの パラレルデータが出力された時点でパラレルデータをラ ッチし、パラレルデータをドライバ13に対して出力す る。この時、ドライバ13の各ナンドゲートG1~Gn のうち、ラッチ12から出力されたパラレルデータが "1"であるものは、ストローブ信号STBが"1"の 期間中にオンになり、対応する発熱体d1~dnにオン の期間中電流Ioを流し、ジュール熱を発生させる。 【0005】このようにして、感熱プリンタの場合は、 感熱紙を発色させ、熱転写プリンタの場合は、インクリ ボンのインクを紙に転写し、印字を行うことができる。 ところで、最近、文字、線画等だけではなく、自然画の ように濃度が連続的に変化する画像を印字することがで きるようにしたプリンタが提案されている。ところが、 通常の印字機構部においては、データ量が制限された り、感熱紙、インクリボン等の特性に限界があったりす るので、銀塩写真の印画紙のように濃度を連続的に変化 させることができない。そこで、前記サーマルヘッドの 各ドットに対応させて、各発熱体 d1 ~ dn に電流 Io を流す時間、又は電流 Io の値を制御することによって 感熱紙、インクリボン等に与えられるエネルギーを調整 するようにしている。

【0006】次に、インクリボンに与えられるエネルギーと階調表現との関係について説明する。図5は従来の40 サーマルヘッドにおけるエネルギーとドット径との関係図である。なお、図において、横軸にエネルギーを、縦軸にドット径を採ってある。図において、eは熱溶融型のインクリボンの特性を示す線である。すなわち、熱溶融型のインクリボンに与えられるエネルギーをW0からW3まで変化させることによって、ドット径を0からR3まで変化させ、16階調、64階調、256階調等の階調表現を行うことができる。

【0007】なお、熱昇華型のインクリボンを使用した場合、エネルギーを変化させることによって昇華される50 染料の量を変化させる。

[0008]

【発明が解決しようとする課題】しかしながら、前記従来のサーマルヘッドの駆動回路においては、各発熱体 d ~ d n のエネルギーが隣接する発熱体の影響を受けるので、画像品位が低下してしまう。図6は従来のサーマルヘッドにおける発熱体の状態と温度との関係を示す第1の図である。

【0009】図において、fは理想的な温度分布を示す線、gは実際の温度分布を示す線である。この場合、各発熱体d1~dnの作動状態は、オン・オフで示される。ところで、サーマルヘッドの各発熱体d1~dnのうち、ある発熱体に電流Ioを流し、ある発熱体には電流Ioが流れた発熱体だけの温度が上昇し、電流Ioが流されない発熱体の温度が上昇しないということはない。実際には、線gで示すように、例えば発熱体d4、d8がオフであって発熱していない場合でも、隣接する発熱体d3、d5、d7、d9が発熱していると、それらの影響を受け、少なからず温度が上昇してしまう。その結果、本来ドットが不要な部分にドットが形成されることがある。

【0010】さらに、自然画等の濃度階調を表現しようとした場合、本来の濃度階調を表現することができない。図7は従来のサーマルヘッドにおける発熱体の状態と温度との関係を示す第2の図である。図において、hは理想的な温度分布を示す線、i は実際の温度分布を示す線である。この場合、発熱体 di ~ dn の作動状態は、発生させられたエネルギーで示される。

【0011】発熱体d1~dnによって発生させられるエネルギーをW0からW3まで変化させると、インクリボン上のドット径はエネルギーW0~W3の大きさに対 30応して0からR3まで変化する。すなわち、理想的な温度分布hにおいては、エネルギーをW0にすると、温度はToになりドット径は0になる。また、エネルギーをW1にすると、温度はT1になる。そして、エネルギーをW2にすると、温度はT2にななりドット径はR1にななりドット径はR2になる。さらに、エネルギーをW3にすると、温度はT3になりドット径はR2になる。

【0012】ところが、実際は、発熱体 d1~dnが隣接する発熱体の影響を受けて、線iで示すような温度分布になる。したがって、本来のドット径は0からR3まで変化するのに対して、0からR3′までになり、全体に大きくなってしまう。さらに、前記構成のサーマルヘッドの駆動回路において、すべての発熱体 d1~dnを同時に作動させた場合には、サーマルヘッドに流れる電流が過大になり、電源の容量をその分大きくしなければならない。

【0013】本発明は、前記従来のサーマルヘッドの駆 ビットから成るデータ信号を出力するタイミングにおい 動回路の問題点を解決して、隣接する発熱体の影響を受 て、奇数ビット用シフトレジスタに対して"0"データ けて画像品位が低下するのを防止することができ、電源 を出力する手段と、前記奇数ビット用シフトレジスタ及 の容量を小さくすることができるサーマルヘッドの駆動 50 び偶数ビット用シフトレジスタの出力に対応して選択的

回路を提供することを目的とする。

[0014]

【課題を解決するための手段】そのために、本発明のサーマルへッドの駆動回路においては、1ラインの奇数ビットから成るデータ信号を発生させる手段と、1ラインの偶数ビットから成るデータ信号を発生させる手段と、"0"データを発生させる手段と、奇数ビット用シフトレジスタとを有する。【0015】また、前記奇数ビット用シフトレジスタに対して奇数ビットから成るデータ信号を出力するタイミングにおいて、偶数ビット用シフトレジスタに対して偶数ビットの成るデータに対して"0"データを出力するとともに、前記偶数ビット用シフトレジスタに対して偶数ビットから成るデータ信号を出力するタイミングにおいて、奇数ビット用シフトレジスタに対して"0"データを出力する手段と、前記奇数ビット用シフトレジスタ及び偶数ビット用シフトレジスタの出力に対応して選択的に発熱する発熱体とを有する

【0016】本発明の他のサーマルヘッドの駆動回路に 20 おいては、1ラインのデータ信号のうち偶数ビットを "0"によってマスクして奇数ビット用データ信号を発生させる第1ラインデータ作成手段と、1ラインのデータ信号のうち奇数ビットを"0"によってマスクして偶数ビット用データ信号を発生させる第2ラインデータ作成手段と、奇数ビット用データ信号を格納する第1のラインバッファと、偶数ビット用データ信号を格納する第2のラインバッファとを有する。

【0017】そして、前記第1のラインバッファに格納 された奇数ビット用データ信号と第2のラインバッファ に格納された偶数ビット用データ信号とをプリンタのエ ンジンに対して交互に出力する切換手段を有する。

[0018]

【作用】本発明によれば、前記のようにサーマルヘッドの駆動回路においては、1ラインの奇数ビットから成るデータ信号を発生させる手段と、1ラインの偶数ビットから成るデータ信号を発生させる手段と、"0"データを発生させる手段と、奇数ビット用シフトレジスタと、偶数ビット用シフトレジスタとを有する。

【0019】この場合、奇数ビット用シフトレジスタには奇数ビットから成るデータ信号又は"0"データが入力され、偶数ビット用シフトレジスタには偶数ビットから成る信号又は"0"データが入力される。また、前記奇数ビット用シフトレジスタに対して奇数ビットから成るデータ信号を出力するタイミングにおいて、偶数ビット用シフトレジスタに対して"0"データを出力するとともに、前記偶数ビット用シフトレジスタに対して"0"データを出力する手段と、前記奇数ビット用シフトレジスタの出力に対応して選択的び偶数ビット用シフトレジスタの出力に対応して選択的

5

に発熱する発熱体とを有する。

【0020】したがって、奇数ビットから成るデータ信号が奇数ビット用シフトレジスタに入力され、該奇数ビット用シフトレジスタの出力に対応して奇数番目の発熱体が選択的に発熱している間においては、偶数ビット用シフトレジスタの出力は"0"であり、偶数番目の発熱体は発熱しない。また、偶数ビットから成るデータ信号が偶数ビット用シフトレジスタの出力に対応して偶数番目の発熱体が選択的に発熱している間においては、奇数ビット用シフトレジスタの出力に対応して偶数番目の発熱体が選択的に発熱している間においては、奇数ビット用シフトレジスタの出力は"0"であり、奇数番目の発熱体は発熱しない。

【0021】本発明の他のサーマルヘッドの駆動回路においては、1ラインのデータ信号のうち偶数ビットを"0"によってマスクして奇数ビット用データ信号を発生させる第1ラインデータ作成手段と、1ラインのデータ信号のうち奇数ビットを"0"によってマスクして偶数ビット用データ信号を発生させる第2ラインデータ作成手段と、奇数ビット用データ信号を格納する第1のラインバッファと、偶数ビット用データ信号を格納する第2のラインバッファとを有する。

【0022】そして、前記第1のラインバッファに格納された奇数ビット用データ信号と第2のラインバッファに格納された偶数ビット用データ信号とをプリンタのエンジンに対して交互に出力する切換手段を有する。この場合、第1のラインバッファに格納された奇数ビット用データ信号がプリンタのエンジンに入力されると、奇数ビット用データ信号の偶数ビットが"0"によってマスクされているので、偶数番目の発熱体は発熱しない。

【0023】また、第2のラインバッファに格納された 30 偶数ビット用データ信号がプリンタのエンジンに入力されると、偶数ビット用データ信号の奇数ビットが"0"によってマスクされているので、奇数番目の発熱体は発熱しない。

[0024]

【実施例】以下、本発明の実施例について図面を参照しながら詳細に説明する。図1は本発明の第1の実施例におけるサーマルヘッドの駆動回路のブロック図である。図8は本発明の第1の実施例におけるサーマルヘッドの駆動回路の第1のタイムチャート、図9は本発明の第1の実施例におけるサーマルヘッドの駆動回路の第2のタイムチャートである。

【0025】図において、21は奇数ビット用シフトレジスタ、22は偶数ビット用シフトレジスタ、23は奇数ビット用ラッチ、24は偶数ビット用ラッチである。また、25は奇数ビット用ラッチ23に対応させて配設されたナンドゲートG1、G3、…、Gn-1から成る奇数ビット用ドライバ、26は偶数ビット用ラッチ24に対応させて配設されたナンドゲートG2、G4、…、Gnから成る偶数ビット用ドライバ、d1、d2、…、

 d_n は各ナンドゲートG1、G2、…Gnに接続されたn個の発熱体である。

【0026】前記構成のサーマルヘッドの駆動回路において、まず、奇数ビットから成るデータ信号DATA1が、図示しない印字機構制御回路から奇数ビット用シフトレジスタ21にn/2個のクロックCLKと同期させてシリアルに転送される。この時、偶数ビットから成るデータ信号DATA2はすべて"0"レベルにされ、前記印字機構制御回路から偶数ビット用シフトレジスタ22にn/2個のクロックCLKと同期させてシリアルに転送される。

【0027】前記データ信号DATA1、DATA2の 転送が終了すると、奇数ビット用シフトレジスタ21か ら奇数ビットのパラレルデータが出力され、偶数ビット 用シフトレジスタ22から"0"のパラレルデータが出 力される。その後、ラッチ信号LATCHが奇数ビット 用ラッチ23及び偶数ビット用ラッチ24に同時に入力 され、奇数ビット用ラッチ23は奇数ビット用ドライバ 25に対して奇数ビットのパラレルデータを出力し、偶 数ビット用ラッチ24は偶数ビット用ドライバ26に対 して"0"のパラレルデータを出力する。

【0028】そして、ストローブ信号STBがハイレベルである期間中において、奇数ビット用ドライバ25のナンドゲートG1、G3、…、Gn-1のうち、入力された奇数ビットのパラレルデータが"1"であるものだけがオンになり、対応する発熱体 d1、d3、…、dn-1に電流 Ioが流れて作動させられる。その結果、データ信号DATA1に対応する発熱体 d1、d3、…、dn-1が発熱し、インクリボンにエネルギーを加える。【0029】次に、同様の手順で、偶数ビットから成る

【0030】前記データ信号DATA1、DATA2の転送が終了すると、偶数ビット用シフトレジスタ22から偶数ビットのパラレルデータが出力され、奇数ビット用シフトレジスタ21から"0"のパラレルデータが出力される。その後、ラッチ信号LATCHが偶数ビット用ラッチ24及び奇数ビット用ラッチ23に同時に入力され、偶数ビット用ラッチ24は偶数ビット用ドライバ26に対して偶数ビットのパラレルデータを出力し、奇数ビット用ラッチ23は奇数ビット用ドライバ25に対して"0"のパラレルデータを出力する。

【0031】そして、ストローブ信号STBがハイレベルである期間中において、偶数ビット用ドライバ26の 50 ナンドゲートG2、G4、…、Gnのうち、入力された 偶数ビットのパラレルデータが"1"であるものだけが オンになり、対応する発熱体 d2 、 d4 、…、 dn に電 流Ioが流れて作動させられる。その結果、データ信号 DATA 2 に対応する発熱体 d2 、d4 、…、dn が発 熱し、インクリボンにエネルギーを加える。

【0032】このように、発熱体d1 、d2 、…、dn を奇数番目の発熱体 d1 、 d3 、…、 dn-1 と偶数番目 の発熱体d2、d4、…、dn とに分割し、交互に時系 列で発熱させるようにしているので、隣接する発熱体に よる影響を受けることがなくなる。したがって、各発熱 10 体d」~d。をオン・オフさせて作動させるサーマルへ ッドにおいては、隣接する発熱体による影響を受けるこ とがなく、本来形成されないドットが形成されることが なくなるので、画像品位を向上させることができる。ま た、発熱体dι~dnをオンにする時間を変え、発生さ せられるエネルギーを濃度階調に対応させて変更するサ ーマルヘッドにおいては、隣接する発熱体による影響を 受けることがなく、ドット径が大きくなるのを防止する ことができるので、画像品位を向上させることができ る。

【0033】さらに、すべての発熱体d゚ ~d゚ が同時 に作動させられることがないので、電源の容量を小さく することができる。なお、隣接する発熱体による影響を 実験によって求め、ラッチ信号LATCHの周期を調整 することができる。次に、本発明の第2の実施例につい て説明する。

【0034】図10は本発明の第2の実施例におけるサ ーマルヘッドの駆動回路のブロック図である。図におい て、30はDMAコントローラ、31は図示しないホス トコンピュータから転送されたデータ信号DATAを受 30 信するインタフェース回路、32は受信されたデータ信 号DATAを格納するメモリ、33は前記データ信号D ATAが転送されるルートを切り換えるためのゲートで ある。前記DMAコントローラ30は、インタフェース 回路31、メモリ32及びゲート33との間においてデ ータ信号DATAの流れを制御する。

【0035】そして、DMAコントローラ30は図示し ないプリンタのエンジン35からデータ転送命令LSY NCを受けると、1ライン目のデータ信号DATAをメ モリ32から2回読み出す。そして、読み出されたデー 40 夕信号DATAはゲート33においてルートが切り換え られ、1/2ラインデータ作成回路37に入力される。 前記ゲート33におけるルートの切換えは、ゲート切換 回路39において発生させられたゲート切換信号SG1 をゲート33に入力することによって行われる。

【0036】前記1/2ラインデータ作成回路37にお いては、入力されたデータ信号DATAが1ドットおき に非印字データである"0"によってマスクされる。そ のために、前記1/2ラインデータ作成回路37は、第

43を有し、前記第1ラインデータ作成部42において は、1ラインデータの偶数ビットが"0"によってマス クされ、奇数ビット用データ信号DATA3が発生させ られ、該奇数ピット用データ信号DATA3がラインバ ッファ45に対して出力される。また、前記第2ライン データ作成部43においては、1ラインデータの奇数ビ ットが "O" によってマスクされ、偶数ビット用データ 信号DATA4が発生させられ、該偶数ビット用データ 信号DATA4がラインバッファ46に対して出力され

【0037】例えば、ホストコンピュータから送信され た1ライン目のデータ信号DATAのビットデータが "ABABABABAB" ("A"、"B" はそれぞれ "1"又は"0"の2値データであるとする。)である とすると、第1ラインデータ作成部42によってライン バッファ45に対して出力される奇数ピット用データ信 号DATA3のピットデータは "AOAOAOAOA 0"になる。また、第2ラインデータ作成部43によっ てラインバッファ46に対して出力される偶数ビット用 20 データ信号DATA4のビットデータは"0B0B0B OBOB"になる。このようにして、1ライン目のデー タ信号DATAは1ビットデータおきに2分割され、奇 数ビット用データ信号DATA3及び偶数ビット用デー タ信号DATA4として2個のラインバッファ45、4 6に書き込まれる。

【0038】そして、該ラインバッファ45、46には ゲート48が接続され、前記ゲート切換回路39におい て発生させられたゲート切換信号SG1は、インバータ 49によって反転させられて前記ゲート48に入力され る。したがって、該ゲート48によってラインバッファ 45、46を選択的にエンジン35に接続し、ラインバ ッファ45、46から読み出された奇数ビット用データ 信号DATA5及び偶数ビット用データ信号DATA6 によって印字を行うことができる。

【0039】この場合、ゲート33には前記ゲート切換 信号SG1がそのまま入力されるのに対して、ゲート4 8には前記ゲート切換信号SG1が反転させられて入力 される。したがって、ゲート33によって選択されるル ートとゲート48によって選択されるルートとが常に逆 にされる。なお、51はリードアドレスカウンタであ り、ラインバッファ45、46から奇数ピット用データ 信号DATA5及び偶数ビット用データ信号DATA6 を読み出すためのアドレス信号を出力する。この場合、 奇数ビット用データ信号DATA3及び偶数ビット用デ ータ信号DATA4が書き込まれているラインバッファ 45(又は46)とは反対側のラインバッファ46(又 は45)から読み出される。

【0040】図11は本発明の第2の実施例におけるサ ーマルヘッドの駆動回路のタイムチャートである。ま 1 ラインデータ作成部42及び第2ラインデータ作成部 50 ず、DMAコントローラ30(図1)は、タイミングも

1において1ライン目の奇数ビット用データ信号DAT A3をラインバッファ45に書き込み、印字に必要なデ ータ転送命令LSYNCを受けるのを待機する。

9

【0041】そして、前記DMAコントローラ30は、 タイミングt2においてデータ転送命令LSYNCをエ ンジン35から受けると、1ライン目の偶数ビット用デ ータ信号DATA4をラインバッファ46に書き込む。 さらに、前記データ転送命令LSYNCをトリガとし て、リードアドレスカウンタ51が動作を開始し、前記 ラインバッファ45から奇数ビット用データ信号DAT 10 ヘッドの駆動回路のブロック図である。図において、1 A5が読み出される。

【0042】そして、前記奇数ビット用データ信号DA TA5の読出しが終了すると、タイミングt3において 1/2ラッチ信号1/2LATCHが出力され、奇数ビ ット用データ信号DATA5が図示しないサーマルヘッ ドのラッチに保持され、続いて、ストローブ信号STB が出力され、前記奇数ビット用データ信号DATA5に ついての印字が行われる。

【0043】また、前記1/2ラッチ信号1/2LAT CHは、偶数ビット用データ信号DATA6をラインバ 20 ッファ46から読み出す際のトリガ信号にもなり、リー ドアドレスカウンタ51が動作を開始し、前記ラインバ ッファ46から偶数ビット用データ信号DATA6が読 み出される。そして、タイミングt4において偶数ビッ ト用データ信号DATA6は、データ転送命令LSYN Cをトリガとしてラッチに保持され、続いて、ストロー ブ信号STBが出力され、前記偶数ビット用データ信号 DATA6についての印字が行われる。

【0044】このように、奇数ビット用データ信号DA TA3がラインバッファ45に書き込まれている間に、 前のラインの偶数ビット用データ信号DATA6がライ ンバッファ46から読み出される。しかも、奇数ビット 用データ信号DATA5についての印字が行われている 間に、次のラインの偶数ビット用データ信号DATA6 がラインバッファ46から読み出される。

【〇〇45】なお、WDATA3 は奇数ビット用データ信号 DATA3のライトイネーブル信号、WDATA4 は偶数ビ ット用データ信号DATA4のライトイネーブル信号、 RDATA5 は奇数ビット用データ信号DATA5のリード イネーブル信号、RDATAS は偶数ビット用データ信号D 40 ATA6のリードイネーブル信号である。このように、 奇数ビット用データ信号DATA5の偶数ビットが

"O"によってマスクされ、偶数ピット用データ信号D ATA6の奇数ビットが"0"によってマスクされてい るので、サーマルヘッドの図示しない発熱体は奇数番目 の発熱体と偶数番目の発熱体とに分割され、交互に時系 列で発熱させられる。したがって、隣接する発熱体によ る影響を受けることがなくなる。

【0046】その結果、不要なドットが形成されること がなくなるので、画像品位を向上させることができる。

さらに、すべての発熱体が同時に作動させられることが ないので、電源の容量を小さくすることができる。しか も、第1の実施例のように奇数ビット用シフトレジスタ 21、偶数ピット用シフトレジスタ22、奇数ビット用 ラッチ23、偶数ビット用ラッチ24等のハード構成に する必要がなく、アルゴリズム構成にすることができる ので、コストを削減することができる。

【0047】次に、本発明の第3の実施例について説明 する。図12は本発明の第3の実施例におけるサーマル 30はDMAコントローラ、131は図示しないホスト コンピュータから転送されたデータ信号DATAを受信 するインタフェース回路、132は受信されたデータ信 号DATAを格納するメモリ、133は前記データ信号 DATAが転送されるルートを切り換えるためのゲート である。前記DMAコントローラ130は、インタフェ ース回路131、メモリ132及びゲート133との間 においてデータ信号DATAの流れを制御する。

【0048】そして、DMAコントローラ130は図示 しないプリンタのエンジン135からデータ転送命令し SYNCを受けると、1ライン目のデータ信号DATA をメモリ132から2回読み出す。そして、読み出され たデータ信号DATAはゲート133においてルートが 切り換えられ、1/2ラインデータ作成回路137に入 力される。前記ゲート133におけるルートの切換え は、ゲート切換回路139において発生させられたゲー ト切換信号SG1をゲート133に入力することによっ て行われる。

【0049】前記1/2ラインデータ作成回路137に おいては、入力されたデータ信号DATAが1ドットお きに非印字データである"0"によってマスクされる。 そのために、前記1/2ラインデータ作成回路137 は、第1ラインデータ作成部142及び第2ラインデー タ作成部143を有し、前記第1ラインデータ作成部1 42においては、1ラインデータの偶数番目のバイトデ ータが "O"によってマスクされ、奇数バイト用データ 信号DATA7が発生させられ、該奇数バイト用データ 信号DATA7がラインバッファ145に対して出力さ れる。また、第2ラインデータ作成部143において は、1ラインデータの先頭から奇数番目のバイトデータ が"0"によってマスクされ、偶数バイト用データ信号 DATA8が発生させられ、該偶数バイト用データ信号 DATA8がラインバッファ146に対して出力され

【0050】例えば、ホストコンピュータから送信され た1ライン目のデータ信号DATAのバイトデータが "CDCDCDCDCD" ("C" 、"D" はそれぞれ "00H"から"FFH"までの多値データであるとす る。) であるとすると、第1ラインデータ作成部142 50 によってラインバッファ145に対して出力される奇数 バイト用データ信号DATA7のバイトデータは "COCOCOCO"になる。また、第2ラインデータ作成部143によってラインバッファ146に対して出力される偶数バイト用データ信号DATA8のバイトデータは "ODODODOD"になる。このようにして、1ライン目のデータ信号DATAは1バイトデータおきに2分割され、奇数バイト用データ信号DATA7及び偶数バイト用データ信号DATA8として2個のラインバッファ145、146に書き込まれる。

1 1

【0051】そして、該ラインバッファ145、146にはゲート148が接続され、前記ゲート切換回路139において発生させられたゲート切換信号SG1は、インバータ149によって反転させられて前記ゲート148に入力される。したがって、該ゲート148によってラインバッファ145、146を選択的にエンジン135に接続し、ラインバッファ145、146から読み出された奇数バイト用データ信号DATA9及び偶数バイト用データ信号DATA10についての印字を行うことができる。

【0052】この場合、ゲート133には前記ゲート切 20 換信号SG1がそのまま入力されるのに対して、ゲート 148には前記ゲート切換信号SG1が反転させられて入力される。したがって、ゲート133によって選択されるルートとゲート148によって選択されるルートとが常に逆にされる。なお、151はリードアドレスカウンタであり、ラインバッファ145、146から奇数バイト用データ信号DATA9及び偶数バイト用データ信号DATA7及び 偶数バイト用データ信号DATA7及び 偶数バイト用データ信号DATA8が書き込まれている 30 ラインバッファ145 (又は146)とは反対側のラインバッファ146 (又は145)から読み出される。

【0053】ところで、前記奇数バイト用データ信号DATA10は、イA9及び偶数バイト用データ信号DATA10は、ゲート148によってルートが選択された後に、データ比較回路160において比較値と比較される。そのために、階調ラッチ回路161が配設され、該階調ラッチ回路161はエンジン35からデータ転送命令LSYNCを受けると、"0"~"7"の比較値REFを発生させ、前記データ比較回路160に対して出力する。

【0054】該データ比較回路160においては、前記 比較値REFと奇数バイト用データ信号DATA9又は 偶数バイト用データ信号DATA10とを比較し、奇数 バイト用データ信号DATA9又は偶数バイト用データ 信号DATA10が比較値REFより大きい場合は

"1" (印字データ)を出力し、奇数バイト用データ信号DATA9又は偶数バイト用データ信号DATA10が比較値REF以下である場合は"0" (非印字データ)を出力する。

【0055】例えば、8階調を表現しようとする場合

は、1バイトデータの上位3ビットと"0"~"7"の 比較値REFとを比較する。したがって、データ比較回 路160における比較は8回行われることになる。この ようにして、奇数バイト用データ信号DATA9及び偶 数バイト用データ信号DATA10はそれぞれ8個の1/16ラインデータになる。

【0056】そして、奇数バイト用データ信号DATA 9についての8個の1/16ラインデータ及び偶数バイト用データ信号DATA10についての8個の1/16ラインデータが前記エンジン135に逐次転送される。そして、合計16個の1/16ラインデータはエンジン135に転送されるたびに図示しないラッチに保持され、印字が行われる。

【0057】図13は本発明の第3の実施例におけるサーマルへッドの駆動回路のタイムチャートである。データ転送命令LSYNCが入力されると、1ライン目の奇数バイト用データ信号DATA9が前記データ比較回路160(図12)に入力され、"0"の比較値REFと比較される。奇数バイト用データ信号DATA9が

"0"の比較値REFより大きい場合は"1"が出力され、奇数バイト用データ信号DATA9が"0"の比較値REF以下である場合は"0"が出力される。

【0058】次に、アドレスカウンタ151によって1 / 16ラインデータのデータ数の計数が終了すると、1 / 16ラッチ信号1/16LATCHが図示しないサーマルヘッドのラッチに対して出力され、続いてストローブ信号STBも出力され、印字が行われる。その後、1 ライン目の偶数バイト用データ信号DATA10が前記データ比較回路160に入力され、"0"の比較値REFと比較され、同様に印字が行われる。

【0059】続いて、前記"1"の比較値REFによって比較を行い、比較結果に基づいて印字が行われる。このように、奇数バイト用データ信号DATA9の偶数番目のバイトデータが"0"によってマスクされ、偶数バイト用データ信号DATA10の奇数番目のバイトデータが"0"によってマスクされているので、サーマルヘッドの図示しない発熱体は奇数番目の発熱体と偶数番目の発熱体とに分割され、交互に時系列で発熱させられる。

〇 【0060】したがって、隣接する発熱体による影響を受けることがなく、ドット径が大きくなるのを防止することができるので、画像品位を向上させることができる。さらに、すべての発熱体が同時に作動させられることがないので、電源の容量を小さくすることができる。図14は本発明の第4の実施例におけるサーマルヘッドの駆動回路のタイムチャートである。

【0061】この場合、奇数バイト用データ信号DATA9についての8個の1/16ラインデータが前記データ比較回路160(図12)に対して連続して出力さ

50 れ、その後、偶数バイト用データ信号DATA10につ

いての8個の1/16ラインデータが前記データ比較回路160に対して連続して出力されるようになっている

【0062】なお、本発明は前記実施例に限定されるものではなく、本発明の趣旨に基づいて種々変形させることが可能であり、それらを本発明の範囲から排除するものではない。

[0063]

【発明の効果】以上詳細に説明したように、本発明によれば、サーマルヘッドの駆動回路においては、1ライン 10 の奇数ビットから成るデータ信号を発生させる手段と、1ラインの偶数ビットから成るデータ信号を発生させる手段と、"0"データを発生させる手段と、奇数ビット用シフトレジスタとを有する。

【0064】この場合、奇数ビット用シフトレジスタには奇数ビットから成るデータ信号又は"0"データが入力され、偶数ビット用シフトレジスタには偶数ビットから成る信号又は"0"データが入力される。また、前記奇数ビット用シフトレジスタに対して奇数ビットから成るデータ信号を出力するタイミングにおいて、偶数ビット用シフトレジスタに対して"0"データを出力するとともに、前記偶数ビット用シフトレジスタに対して偶数ビットから成るデータ信号を出力するタイミングにおいて、奇数ビット用シフトレジスタに対して"0"データを出力する手段と、前記奇数ビット用シフトレジスタ及び偶数ビット用シフトレジスタの出力に対応して選択的に発熱する発熱体とを有する。

【0065】この場合、奇数ビット用シフトレジスタの出力に対応して奇数番目の発熱体が選択的に発熱している間においては、偶数番目の発熱体は発熱しない。また、偶数ビット用シフトレジスタの出力に対応して偶数番目の発熱体が選択的に発熱している間においては、奇数番目の発熱体は発熱しない。したがって、奇数番目の発熱体と発熱しない。したがって、奇数番目の発熱体と偶数番目の発熱体とを交互に時系列で発熱させるようにしているので、発熱体をオン・オフさせて作動させるサーマルヘッドにおいては、隣接する発熱体による影響を受けることがなくなる。その結果、不要ドットが形成されることがなくなるので、画像品位を向上させることができる。

【0066】また、発熱体をオンにする時間を変え、発生させられるエネルギーを濃度階調に対応させて変更するサーマルヘッドにおいては、隣接する発熱体による影響を受けることがなく、ドット径が大きくなるのを防止することができるので、画像品位を向上させることができる。さらに、すべての発熱体が同時に作動させられることがないので、電源の容量を小さくすることができる。

【0067】本発明の他のサーマルヘッドの駆動回路においては、1ラインのデータ信号のうち偶数ビットを

14

"0"によってマスクして奇数ビット用データ信号を発生させる第1ラインデータ作成手段と、1ラインのデータ信号のうち奇数ビットを"0"によってマスクして偶数ビット用データ信号を発生させる第2ラインデータ作成手段と、奇数ビット用データ信号を格納する第1のラインバッファと、偶数ビット用データ信号を格納する第2のラインバッファとを有する。

【0068】そして、前記第1のラインバッファに格納された奇数ピット用データ信号と第2のラインバッファに格納された偶数ピット用データ信号とをプリンタのエンジンに対して交互に出力する切換手段を有する。この場合、第1のラインバッファに格納された奇数ピット用データ信号がプリンタのエンジンに入力されると、偶数番目の発熱体は発熱しない。また、第2のラインバッファに格納された偶数ピット用データ信号がプリンタのエンジンに入力されると、奇数番目の発熱体は発熱しない。

【0069】したがって、奇数番目の発熱体と偶数番目の発熱体とを交互に時系列で発熱させるようにしているので、発熱体をオン・オフさせて作動させるサーマルヘッドにおいては、隣接する発熱体による影響を受けることがなくなる。その結果、本来形成されないドットが形成されることがなくなるので、画像品位を向上させることができる。

【0070】また、発熱体をオンにする時間を変え、発生させられるエネルギーを濃度階調に対応させて変更するサーマルヘッドにおいては、隣接する発熱体による影響を受けることがなく、ドット径が大きくなるのを防止することができるので、画像品位を向上させることができる。さらに、すべての発熱体が同時に作動させられることがないので、電源の容量を小さくすることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるサーマルヘッドの駆動回路のブロック図である。

【図2】従来のサーマルヘッドの駆動回路を示すブロック図である。

【図3】従来のサーマルヘッドの駆動回路の第1のタイムチャートである。

10 【図4】従来のサーマルヘッドの駆動回路の第2のタイムチャートである。

【図5】従来のサーマルヘッドにおけるエネルギーとドット径との関係図である。

【図6】従来のサーマルヘッドにおける発熱体の状態と 温度との関係を示す第1の図である。

【図7】従来のサーマルヘッドにおける発熱体の状態と 温度との関係を示す第2の図である。

【図8】本発明の第1の実施例におけるサーマルヘッドの駆動回路の第1のタイムチャートである。

50 【図9】本発明の第1の実施例におけるサーマルヘッド

15

の駆動回路の第2のタイムチャートである。

【図10】本発明の第2の実施例におけるサーマルヘッドの駆動回路のブロック図である。

【図11】本発明の第2の実施例におけるサーマルヘッドの駆動回路のタイムチャートである。

【図12】本発明の第3の実施例におけるサーマルヘッドの駆動回路のブロック図である。


【図13】本発明の第3の実施例におけるサーマルヘッドの駆動回路のタイムチャートである。


【図14】本発明の第4の実施例におけるサーマルヘッ 10


ドの駆動回路のタイムチャートである。 【符号の説明】


16


- 21 奇数ビット用シフトレジスタ
- 22 偶数ビット用シフトレジスタ
- 23 奇数ビット用ラッチ
- 24 偶数ビット用ラッチ
- 25 奇数ビット用ドライバ
- 26 偶数ビット用ドライバ
- dı、d2、…、dn 発熱体




















【図13】